インテル^® Xeon Phi™ プロセッサー/コプロセッサー特集

インテル^® Xeon Phi™ プロセッサー (Knights Landing) 上での計算アプリケーションのベクトル化や、 コンパイラー命令、データコンテナーの最適化、データ並列処理のための言語拡張など、ベクトル化の重要な機能やベクトル化によるパフォーマンスを高度にチューニングするためのツールが紹介された Colfax 社の Webinar コースの資料を日本語化しました。

コースの内容は下記の通りです。

パート1: マルチスレッドの手法

• 同期を最小限に抑える
• フォルス・シェアリングを回避する
• 並列処理を行う

パート2: ベクトル化のチューニング

• コンパイラーと開発者の役割
• ディレクティブを利用したチューニング
• データコンテナーの最適化 • 言語拡張

パート3: メモリー・トラフィックの制御

• キャッシュ使用率の最大化
• メモリー帯域幅の最適化
• インテル^® Xeon Phi™ プロセッサー: 高帯域メモリー

Colfax 社による最新情報は、こちらの Colfax 社 Web サイト (英語) をご覧ください。

2015年 7月、インテルとヒューレット・パッカード エンタープライズ (HPE) は、HPC 分野におけるアライアンス強化を発表しました。インテルの最新テクノロジーとそれを採用した HPE サーバー製品も次々と登場しています。本資料では、インテルと日本ヒューレット・パッカードのキーパーソンによる対談をお届けします。

• インテル^® Xeon Phi™ プロセッサー Knights Landing についても一部紹介しております。

本資料は、インテル^® アーキテクチャーの現在と将来、 第 2 世代インテル^® Xeon Phi™ プロセッサーの基本的な構造や概要、パフォーマンスを発揮するためのヒント(プログラミング、ベクトル化、最適化) などのトピックを紹介した Colfax 社の Web セミナー資料の日本語訳です。

高度にスケーラブルな次世代のインテル^® Xeon Phi™ プロセッサー / コプロセッサー、Knights Landing (開発コード名) 向けにアプリケーションを準備しましょう。

メッセージ・パッシング・インターフェイス (MPI) 標準は、分散メモリー並列プログラミングで使用されるルーチン群で構成されるメッセージ・パッシング・ライブラリーです。このガイドは、インテル^® Xeon Phi™ プロセッサー/コプロセッサーを含む開発プラットフォーム上で、インテル^® MPI ライブラリーを使用してコードを記述し、MPI アプリケーションを実行するのを支援することを目的としています。

インテル・プラットフォームの強みと、どのようなワークロードで恩恵を受けられるかを説明したより包括的な記事

インテルル^® MPSS (メニーコア・プラットフォーム・ソフトウェア・スタック) は、インテル^® Xeon Phi™ コプロセッサーを使用する上で必要となる、動作する OS イメージや、設定用のアプリケーションなどが纏められたソフトウェア・スタックです。

本資料では、インテルル^® MPSS インストール後の各種設定方法、ブート手順、各種ユーティリティーなどをご紹介しています。

インテル^® メニー・インテグレーテッド・コア (インテル^® MIC) アーキテクチャー・ベースのインテル^® Xeon Phi™ コプロセッサーが装着されたシステム (ホスト) 向けアプリケーションを作成し実行する際に役立つ情報を説明しています。

インテル^® メニー・インテグレーテッド・コア (インテル^® MIC) アーキテクチャー・ベースのインテル^® Xeon Phi™ コプロセッサーが装着された Microsoft* Windows* システム向けアプリケーションを作成し実行する際に役立つ情報を説明しています。

Colfax International の社トレーニング資料です。

天体物理学と生物物理学のさまざまな計算アプリケーションの基礎となる、基本的な N 体シミュレーションを使って、インテル^® Xeon Phi™ コプロセッサーへの移植と最適化について説明しています。

Colfax International の社トレーニング資料です。

汎用プロセッサー、およびインテル^® Xeon Phi™ コプロセッサーによる 2 種類の計算デバイスを使用して、ヘテロジニアス・クラスター環境で分散並列アプリケーションを実行するケースについて説明しています。

Colfax International の社トレーニング資料です。

並列のインプレース正方行列置換の効率良い C 言語実装について説明しています。

Colfax International の社トレーニング資料です。

ギガビット・イーサネットおよび InfiniBand* インターコネクトで接続された、インテル^® Xeon Phi™ コプロセッサーを搭載したクラスターの構成手順について説明しています。

プログラマーにとって、コア数とベクトルの幅の増加によりもたらされる処理能力を最大限に活用することは大きな課題です。

このコードブックは、これらの能力を利用しパフォーマンスを向上する最適化手法とモデルを、サンプルコードと共にいくつか紹介します。インテル^® ソフトウェア開発ツールを使用することで、インテル^® Core™ プロセッサー、インテル^® Xeon^® プロセッサー、インテル^® Xeon Phi™ コプロセッサー向けの開発において一貫したモデル、言語、ツール、および手法により、数コアからメニーコアまでアプリケーションをスケールさせることができます。

メッセージ・パッシング・インターフェイス (MPI) 標準は、分散メモリー並列プログラミングで使用されるルーチン群で構成されるメッセージ・パッシング・ライブラリーです。このガイドは、インテル^® Xeon Phi™ プロセッサー/コプロセッサーを含む開発プラットフォーム上で、インテル^® MPI ライブラリーを使用してコードを記述し、MPI アプリケーションを実行するのを支援することを目的としています。

デバイス間の移植性からインテル^® Xeon Phi™ コプロセッサーまで、広範にわたって OpenCL* を利用する方法を紹介します。

• 本記事は、並列化マガジン Parallel Universe 18 号の記事の 1 つです

オープンソースのレイトレーサーであり、Spec MPI* スイートに含まれる Tachyon を、インテル^® Xeon Phi™ コプロセッサーやインテル^® Xeon^® プロセッサーに移植する方法を説明します。

• 本記事は、並列化マガジン Parallel Universe 17 号の記事の 1 つです

インテル^® Cluster Studio XE 2013 SP1 の新機能の概要を説明します。この HPC ソフトウェア開発ツール・スイートには、分散型メモリープログラムのより高速かつ効率良い実行を支援する、最新のインテル^® MPI ライブラリーおよびインテル^® Trace Analyzer & Collector が含まれます。

インテル^® MPI ライブラリーでは、すべての InfiniBand* ファブリックへのサポートが拡張されています。具体的には、DAPL プロバイダーを自動的に選択するプロセスが改善され、OFA のスケーラビリティーが向上し、インテル^® Xeon Phi™ コプロセッサーを使用したときの TMI のサポートが追加され、Microsoft* Network Direct のサポートが追加されました。

• 本記事は、並列化マガジン Parallel Universe 16 号の記事の 1 つです

「マルチコアは広く普及している。」これは、アプリケーション開発者の状況と彼らが直面しているハードウェアの変革を正確に表しています。最初のデュアルコア CPU の登場以来、コアの数は増加の一途を辿っています。インテル^® Xeon Phi™ コプロセッサーの登場は、我々をメニーコアの世界へと導きました。最大 61 コア、コアごとに 4 スレッドというハードウェアの能力を引き出すには、アプリケーションの並列化に新しい要件が課されます。

OpenMP* は、OpenMP* タスク、SIMD 命令、そしてアプリケーション・コード、サードパーティーのライブラリー、ハードウェアの効率良い組み合わをサポートする新しい機能により、飛躍的な進歩を遂げました。

• 本記事は、並列化マガジン Parallel Universe 16 号の記事の 1 つです

インテル^® Xeon Phi™ コプロセッサーで全体または一部を実行するネイティブ・アプリケーションとオフロードプログラム用のデバッグ・ソリューションを検証します。インテル^® Parallel Studio XE のツールは、コマンドライン、Eclipse* および Visual Studio* で、プログラムの制御フローと変数に関する単一ソースレベル・ビューを提供します。

• 本記事は、並列化マガジン Parallel Universe 15 号の記事の 1 つです

インテル^® Xeon Phi™ コプロセッサー を最大限に活用するため、スタッガード・デカルト格子上で 2 次元の圧縮性オイラー方程式を解く小さな CloverLeaf ベンチマー クをベクトル化します。このベクトル化により、パフォーマンスは約 8 0% も向上しました。

• 本記事は、並列化マガジン Parallel Universe 14 号の記事の 1 つです

インテル^® MPI ライブラリー Linux* 版を利用して既存のハイパフォーマンス・コンピューティング (HPC) アプリケーションをインテル^® Xeon Phi™ コプロセッサー搭載プラットフォームへ移植する方法を説明します。

• 本記事は、並列化マガジン Parallel Universe 14 号の記事の 1 つです

インテル^® Xeon^® プロセッサー用に現在最適化されているアプリケーションをインテル^® Xeon Phi™ コプロセッサー用に最適化する場合の手法について簡単に説明します。

• 本記事は、並列化マガジン Parallel Universe 13 号の記事の 1 つです

任意のコンパイラーとともに使用でき、開発者がインテル^® Xeon Phi™ コプロセッサーのパフォーマンスを引き出せるように支援する、インテル^® MKL の自動オフロード (AO) モデルについて簡単に説明します。

• 本記事は、並列化マガジン Parallel Universe 13 号の記事の 1 つです

インテル^® Xeon Phi™ コプロセッサーへのワークロードの適合性を評価する記事

ハードウェア導入およびサポートに関する情報

このホワイトペーパーは、2012 年 9 月の Hot Chips 24 で発表された、第 1 世代インテル^® Xeon Phi™ コプロセッサー (開発コード名: Knights Corner) に関する George Chrysos のプレゼンテーションを文章にしたものです。この記事で紹介している測定結果は、インテル コーポレーションの開発ラボでプロトタイプのハードウェアとシステムを用いて測定された結果であり、製品版と若干異なることに注意してください。

この記事は、インテル^® Xeon Phi™ コプロセッサーを使用してソフトウェア開発を始めようとする技術者向けに関連するリソースをまとめています。

このページではインテル^® Xeon Phi™ コプロセッサーのプログラミングに関する記事や参考資料へのリンクをまとめています。